紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

这篇具有很好参考价值的文章主要介绍了紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

    Modelsim 是 FPGA 开发中重要的 EDA 设计仿真工具,主要用于验证数字电路设计是否正确。紫光 Pango Design Suite 开发套件支持联合 Modelsim 仿真,这里作简要的介绍。

添加仿真库

方法一

    打开 Pango Design Suite,点击 Tools -> Compile Simulation Libraries,在弹出来的窗口中,设置需要编译的器件库、编译库路径、Modelsim 路径。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真
    点击 Compile,等待编译结束。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真
    最后,打开前面设置的编译库路径,将 modelsim.ini 配置文件拷贝到 Modelsim 安装路径下。打开 Modelsim,在 Library 列表中看到以下库名称,就说明库编译完成了。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

方法二

    如果不想使用 PDS 软件编译仿真库,还可以通过 tcl 脚本编译仿真库。首先,在桌面新建文本文件 pango_sim_compile.txt,修改文件后缀名为 tcl,用记事本打开,输入以下脚本并保存。

# 创建pango库
vlib pango

# 映射逻辑库到存储库
vmap pango ./pango

# 定义仿真文件存储路径
set pango_file_dir D:/pango/PDS_2021.4/arch/vendor/pango/verilog/simulation

# 编译库
vlog -incr $pango_file_dir/*.v -work pango

    打开 Modelsim,在命令行窗口中输入

source C:/Users/Administrator/Desktop/pango_sim_compile.tcl

    等待编译结束,Library 列表中就出现了 pango 库。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真
紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

方法三

    如果不想编写 tcl 脚本,还可以直接添加已经编译好的仿真库。将附件压缩包解压到 Modelsim 的安装路径下,并在 modelsim.ini 文件中增加 pango 库的路径信息。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真
    打开 Modelsim,出现了 pango 库就说明仿真库添加成功。

联合仿真

    这里尝试仿真紫光同创 PLL IP 核,在 PDS 软件中配置 PLL IP 核并生成设计文件,clkin1 频率为 50MHz,clkout1 和 clkout2 的频率均为 200MHz,相位相差 180°。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

     IP 核生成文件中自带了激励文件,将设计文件和激励文件添加进 Modelsim,编译,指定 pango 库并启动仿真。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

    添加波形到波形窗口,测量得 clkout0 的频率约为 200MHz。

紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真

附件

    1. 紫光同创 Logos 系列 FPGA 行为级仿真库

    2. 紫光同创 Logos 系列 FPGA 网表级仿真库文章来源地址https://www.toymoban.com/news/detail-409106.html

到了这里,关于紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包赞助服务器费用

相关文章

  • 【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之DDR3 IP简单读写测试(六)

    【两周学会FPGA】从0到1学习紫光同创FPGA开发|盘古PGL22G开发板学习之DDR3 IP简单读写测试(六)

    本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处 适用于板卡型号: 紫光同创PGL22G开发平台(盘古22K) 一:盘古22K开发板(紫光同创PGL22G开发平台)简介 盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA开发板,全

    2024年01月23日
    浏览(15)
  • 基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

    基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

    微信公众号上线,搜索公众号 小灰灰的FPGA ,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等 源码工程链接 https://download.csdn.net/download/m0_50111463/88529260

    2024年02月10日
    浏览(10)
  • 基于紫光同创 FPGA 的 DDR3 读写实验

    基于紫光同创 FPGA 的 DDR3 读写实验

    此篇为专栏 《紫光同创FPGA开发笔记》 的第二篇,记录我的学习FPGA的一些开发过程和心得感悟,刚接触FPGA的朋友们可以先去此专栏置顶 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此 FPGA 实验的全流程

    2024年01月20日
    浏览(13)
  • 基于紫光同创FPGA的图像采集及AI加速

    基于紫光同创FPGA的图像采集及AI加速

    本原创文章由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处 适用于板卡型号: 紫光同创PGL50H开发平台(盘古50K开发板) 本篇优秀作品:2023集创赛全国总决赛紫光同创杯赛一等奖获奖作品,来自东莞理工+BugMaker的内容分享。 获奖作品:

    2024年04月14日
    浏览(13)
  • FPGA以太网入门(一)——MDIO接口读写测试实验(基于紫光同创)

    FPGA以太网入门(一)——MDIO接口读写测试实验(基于紫光同创)

    此篇为专栏《紫光同创FPGA开发笔记》的第五篇,记录我的学习 FPGA 的一些开发过程和心得感悟,刚接触 FPGA 的朋友们可以先去此博客 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此 FPGA 实验的全流程,

    2024年04月15日
    浏览(17)
  • FPGA以太网入门(二)——ARP测试实验(基于紫光同创,含原语介绍)

    FPGA以太网入门(二)——ARP测试实验(基于紫光同创,含原语介绍)

    此篇为专栏《紫光同创FPGA开发笔记》的 第六篇 ,同时也是 FPGA 以太网入门 的 第二篇 ,记录我的学习 FPGA 的一些开发过程和心得感悟,刚接触 FPGA 的朋友们可以先去此博客 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写

    2024年02月20日
    浏览(12)
  • 紫光同创FPGA图像视频采集系统,提供2套PDS工程源码和技术支持

    紫光同创FPGA图像视频采集系统,提供2套PDS工程源码和技术支持

    紫光同创FPGA图像视频采集系统,提供2套PDS工程源码和技术支持 “苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于高精尖半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心,懂先生站在高略高度和

    2024年02月08日
    浏览(13)
  • 紫光同创FPGA纯verilog代码实现视频拼接,提供PDS工程源码和技术支持

    紫光同创FPGA纯verilog代码实现视频拼接,提供PDS工程源码和技术支持

    紫光同创FPGA纯verilog代码实现视频拼接,提供PDS工程源码和技术支持 “苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于高精尖半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心,懂先生站在高略高

    2024年02月07日
    浏览(15)
  • FPGA高端项目:紫光同创系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

    FPGA高端项目:紫光同创系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

    FPGA高端项目:紫光同创系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持 “苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于高精尖半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初

    2024年01月18日
    浏览(12)
  • 紫光同创FPGA纯verilog代码实现图像缩放,两种插值算法任意尺寸缩放,提供3套PDS工程源码

    紫光同创FPGA纯verilog代码实现图像缩放,两种插值算法任意尺寸缩放,提供3套PDS工程源码

    FPGA高端项目:紫光同创系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持 “苟利国家生死以,岂因祸福避趋之!”大洋彼岸的我优秀地下档员,敏锐地洞察到祖国的短板在于高精尖半导体的制造领域,于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初

    2024年02月08日
    浏览(15)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包