[FPAG开发]使用Vivado创建第一个程序

这篇具有很好参考价值的文章主要介绍了[FPAG开发]使用Vivado创建第一个程序。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1 打开Vivado软件,新建项目

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
选择一个纯英文路径
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
选择合适的型号

产品 型号
ZYNQ-7010 xc7z010clg400-1
ZYNQ-7020 xc7z010clg400-2

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
如果型号选错,可以单击这里重新选择
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

2 创建工程源文件

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
可以看到文件创建成功
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
双击文件打开,插入代码

module led_twinkle(
    input          sys_clk  ,  //系统时钟
    input          sys_rst_n,  //系统复位,低电平有效

    output  [1:0]  led         //LED灯
);

//reg define
reg  [25:0]  cnt ;

//*****************************************************
//**                    main code
//*****************************************************

//对计数器的值进行判断,以输出LED的状态
assign led = (cnt < 26'd2500_0000) ? 2'b01 : 2'b10 ;
//assign led = (cnt < 26'd5)         ? 2'b01 : 2'b10 ;  //仅用于仿真

//计数器在0~5000_000之间进行计数
always @ (posedge sys_clk or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt <= 26'd0;
    else if(cnt < 26'd5000_0000)
//  else if(cnt < 26'd10)  //仅用于仿真
        cnt <= cnt + 1'b1;
    else
        cnt <= 26'd0;
end

endmodule

设置字体和缩进
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

3 RTL分析综合

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
软件会生成一个原理图
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

4 引脚约束

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

参数 类型 对应的FPGA引脚 I/O std 备注
sys_clk IN U18 LVCMOS33 3.3V电平
sys_rst_n IN N16 LVCMOS33 3.3V电平
led[0] OUT L15 LVCMOS33 3.3V电平
led[1] OUT H15 LVCMOS33 3.3V电平

配置如图所示
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
然后使用Ctrl+S保存
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
关闭界面
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
XDC文件保存了I/O约束的信息
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

5 生成比特流

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
在这里可以看到进度
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

完成之后会出现一个框框,点击Cancel即可

6 下载

[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
点击这两个地方可以下载程序
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发
点击Program
[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发

此外可以添加已有的文件到工程中
注意点击Copy source into project[FPAG开发]使用Vivado创建第一个程序,FPAG,fpga开发文章来源地址https://www.toymoban.com/news/detail-647932.html

到了这里,关于[FPAG开发]使用Vivado创建第一个程序的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 如何解决Vivado仿真时提示:另一个程序正在使用此文件 behavxsimsimulate.log

    Vivado仿真错误提示: 使用非Vivado自带的Text Editor(文本编辑器,如Vscode、Sublime等),在开始新的仿真时,前一次仿真没有关掉,导致log文件被一直占用。 方法一 关掉代码编辑器再进行仿真即可恢复正常 方法二 1、打开任务管理器(快捷键Ctrl + Shift + Esc) 2、点击性能 3、打开

    2024年02月12日
    浏览(20)
  • FPGA开发环境 Vivado

    Vivado是Xilinx系列FPGA开发环境。本文记载收录了vivado常用开发技巧,随机记录、随时更新。。。 任何Xilinx相关问题都可到WELCOME TO XILINX SUPPORT!查询 静态时序分析(Static Timing Analysis, STA):简介及内容导航 VIVADO的综合属性ASYNC_REG 在XDC中作如下约束,表示对名字末尾为 _cdc_to 的寄

    2024年02月11日
    浏览(28)
  • FPGA开发环境安装VIVADO

     BASYS3开发板使用的是 Xilinx 厂商的 Artix-7 FPGA 芯片,所以要使用 Xilinx 提供的配套开发软件 Vivado ,我使用的是 Vivado 18.3 。Vivado 18.3 的版本相对来说是较为稳定的,所以推荐给大家这个版本当然 读者也可安装更新的版本,安装步骤都是大同小异的。 第一步: 找到 Vivado 2018.

    2024年02月09日
    浏览(67)
  • 创建一个微信小程序——如何注册账号,安装微信开发者工具,创建一个小程序(详细步骤版)

    注册地址 注册地址:微信公众平台 注册 右上角——【立即注册】。 选择【小程序】。 按照步骤完成注册。 按照步骤激活邮箱后,在信息登记这里选择个人。 填写相关信息。 完成注册。 这一步可以先保留,后续在创建小程序时会用到AppID——点击【前往小程序】,复制A

    2024年02月06日
    浏览(38)
  • FPGA开发必备软件——Vivado,安装教程

    FPGA开发必备软件——Vivado,安装教程 如果你想开始FPGA的开发学习,那么Vivado是一个不可或缺的软件。它是Xilinx推出的一款针对FPGA、SoC和ASIC开发的综合设计环境。在这里,我们详细介绍如何下载、安装和配置Vivado软件。 在Xilinx官网上注册一个账号。注册时需要提供自己的邮

    2024年02月13日
    浏览(28)
  • 【FPGA】Vivado开发流程(基于2018.3版本)

    基本流程:①设计定义 ②设计输入 ③分析综合 ④功能仿真 ⑤布局布线 ⑥分析性能   双击 Vivado图标即可启动 Vivado 软件。 ①Quick Start 组包含有 Create Project(创建工程) Open Project(打开工程)OpenExample Project(打开实例工程)。 ②Tasks 组包含有 Manage IP(管理 IP) Open Hardw

    2024年02月14日
    浏览(20)
  • Vivado中的COE文件:FPGA开发指南

    COE文件是Vivado软件中用于初始化存储器内容的一种常见文件格式。在FPGA开发过程中,我们经常需要对存储器进行初始化,以存储初始数据或者程序代码。COE文件提供了一种简单而灵活的方式来定义存储器的初始内容。本文将介绍COE文件的使用方法,并提供相应的示例代码。

    2024年02月06日
    浏览(31)
  • Vivado | FPGA开发工具(Xilinx系列芯片)

    官网下载地址 最详细的Vivado安装教程 Vivado的安装以及使用_入门

    2024年02月12日
    浏览(35)
  • FPAG的底板,核心板,开发板

    核心板、开发板和底板都是嵌入式系统开发中常用的硬件平台,但它们有不同的作用和定位。 核心板一般指的是嵌入式系统中的核心处理器板,它是一个完整的计算机系统,包括处理器、内存、外设等,可以作为系统的核心进行开发。通常情况下,核心板上并没有提供太多的

    2024年02月07日
    浏览(22)
  • Vivado仿真数据导出至.txt文件——FPGA开发

    在FPGA开发过程中,仿真是验证设计的重要环节。在Vivado设计套件中,我们可以使用仿真工具来验证设计的功能和性能。本文将介绍如何将Vivado仿真数据导出至.txt文件,以方便后续分析和处理。 步骤如下: 打开Vivado设计套件并创建一个新的工程。 在工程中添加设计文件和约

    2024年02月05日
    浏览(100)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包