【时序逻辑电路】——计数器

这篇具有很好参考价值的文章主要介绍了【时序逻辑电路】——计数器。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

计数器电路,电子技术基础,算法,社交电子,单片机

计数器电路,电子技术基础,算法,社交电子,单片机

🦄🦄欢迎大家来学习数字电路——时序逻辑电路。

🦄🦄在这里我们会讲解二进制计数器、十进制计数器和集成计数器74LS161,希望通过我们的学习会让你更明白数字电路中的奥秘。

目录

🔑一、计数器 

🏆1.二进制计数器

 (1)异步二进制加法计数器

(2)同步二进制加法计数器

🏆2.十进制计数器

 (1)电路组成

 (2)工作过程

🏆3.集成计数器

(1)74LS161芯片的引脚排列和图形符号


一、计数器 

 能累计输入脉冲个数的数字电路称为计数器,计数器是数字电路中应用十分广泛的单元逻辑电路,除直接用作技术、分频、定时外,还经常应用于数字仪表、程序控制、计算机等领域。

计数器的种类很多,

①按计数的进位体制不同,可分为二进制、十进制和N进制计数器等;

②按计数器中数值的增、减情况,可分为加法计数器、减法计数器、可逆计数器;

③按计数器中各触发器状态转换时刻的不同,可分为同步计数器和异步计数器。

1.二进制计数器

定义:

在计数脉冲作用下,各触发器状态的转换按二进制的编码规律进行计数的数字电路称为二进制计数器

构成计数器电路的核心器件是具有计数功能的JK触发器。可将JK触发器接成计数状态,如图所示:

计数器电路,电子技术基础,算法,社交电子,单片机

 (1)异步二进制加法计数器

如图所示电路是用三个JK触发器连成的异步3位二进制加法计数器。

计数器电路,电子技术基础,算法,社交电子,单片机

 

图中各位触发器的端接在一起作为计数器的直接复位输入信号;计数脉冲加到最低位触发器      的FF0端,其他触发器的CP依次受低位触发器Q端的控制。各触发器接收到负跳变脉冲信号时状态就翻转。

波形如图所示:

计数器电路,电子技术基础,算法,社交电子,单片机

🎈🎈工作过程: 

计数前,在复位端先输入一负脉冲,使=000,这一过程称为清零,清零后,应使=1,才能正常计数。

当第一个计数脉冲CP作用后,该脉冲的下降沿使触发器FF0的由0态转为1态,其他两个触发器因没有CP下降沿的作用,仍保持0态,所以当第一个CP作用后,计数器状态为=001。

当第二个计数脉冲CP作用时,触发器FF0翻转,由1态转为0态,的下降沿加到FF1的时钟脉冲输入端,使从0态转为1态,上升沿变化对触发器FF2无效,状态保持不变,所以当第二个CP作用后,计数器状态为=010。

 依此类推,当第七个CP作用后计数器状态为111,当第八个CP作用后计数器又回到000状态,完成一次计数循环。

(2)同步二进制加法计数器

如图所示为同步3位二进制加法计数器:

计数器电路,电子技术基础,算法,社交电子,单片机

 各级触发器的CP端连在一起,受同一个时钟脉冲控制,显然各触发器状态的翻转与时钟同步,故称同步计数器

2.十进制计数器

二进制计数器结构简单,运算方便。但在许多场合,使用十进制计数器较符合人们的习惯。所谓十进制计数器是在计数脉冲作用下各触发器状态的转换按十进制数的编码规律进行计数的数字电路。

用二进制数码表示十进制数的方法称为二—十进制编码(即BCD码)。十进制数有0~9共10个数码,至少要用4位二进制数。而4位二进制数有十六个状态,表示1位十进制数只需要十个状态,因此需要去掉其中的六个状态。在十进制计数器中常采用8421BCD码的编码方式进行计数。

8421编码见表:

计数器电路,电子技术基础,算法,社交电子,单片机

 (1)电路组成

异步十进制加法计数器电路由4位二进制计数器和一个用于计数器清零的门电路组成,与二进制加法计数器的主要差异是跳过了二进制数码1010~1111的6个状态。

计数器电路,电子技术基础,算法,社交电子,单片机

 (2)工作过程

 计数器输入0~9个计数脉冲时,工作过程与4位二进制异步计数器完全相同,第九个计数脉冲后=1001。

当第十个计数脉冲到来后,计数器状态为=1010,此时,与非门输入全1,输出为0,使各触发器复位,即=0000, 同时使与非门输出又变为1,计数器重新开始工作。 从而实现8421BCD码十进 制加法计数的功能。

3.集成计数器

集成计数器是将触发器及有关门电路集成在一块芯片上,使用方便且便于扩展。中规模集成同步计数器类型很多,常见的4位十进制同步计数器有74LS160、74LS162、74LS196、CC40192等;4位二进制同步计数器有74LS161、74LS163、74LS169、74LS191等。

(1)74LS161芯片的引脚排列和图形符号

74LS161芯片的引脚排列和图形符号如图所示:

计数器电路,电子技术基础,算法,社交电子,单片机

① 异步清零

当异步置0控制端=0时,不管其他输入端的状态如何,无论有无时钟脉冲,计数器输出将直接置零,称异步清零。

② 同步预置数

当=1时,同步置数控制端=0,且在CP上升沿作用时,并行输入数据被置入计数器的输出端,使= 。由于这个操作要与CP同步,所以又称为同步预置数。

真值表如表所示:

计数器电路,电子技术基础,算法,社交电子,单片机

③保持

当时==1、时,输出保持不变。这时若=0、=1,则进位输出信号CO保持不变;若=1、=0,进位输出信号CO为低电平。

④计数

 当 ====1时,CP为上升沿有效时,实现加法计数功能。


【时序逻辑电路】结束了,下期我们开启新篇章——【脉冲波形的产生与变换】😁😁文章来源地址https://www.toymoban.com/news/detail-781584.html

到了这里,关于【时序逻辑电路】——计数器的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包赞助服务器费用

相关文章

  • OUC数字逻辑Verilog实验二 用Verilog实现4位计数器(时序逻辑)

    OUC数字逻辑Verilog实验二 用Verilog实现4位计数器(时序逻辑)

    clk为模拟的脉冲,reset为重置信号,如果reset为0,则把init的值作为初始值赋值给out,enable为使能端,如果enable为1,则在上升沿根据mode的值,如果mode为1,为加计数,mode为0,为减计数。 仿真图像中, 第1个脉冲,reset为0,为out赋值输入的初始值0010。 第2~6个脉冲,enable为1,

    2024年01月17日
    浏览(12)
  • 【FPGA】Verilog:时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

    【FPGA】Verilog:时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器

    前言: 本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载 示例:计数器   ​​ 功能特性: 采用 Xilinx Artix-7 XC7A35T芯片  配置方式:USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度  存储器:2Mbit SRAM   N25Q064A SPI Flash(样图旧款为N25Q032A) 通用IO:Switch :

    2024年02月10日
    浏览(99)
  • 「数字电子技术基础」7.时序逻辑电路

    「数字电子技术基础」7.时序逻辑电路

    时序逻辑电路和组合逻辑电路的区别就在于,时序逻辑电路的输出不仅取决于当前的输入,还取决于当前电路的状态甚至之前电路的状态。也就是说时序逻辑电路有某一个 反馈/存储结构 。 因此可以用三组方程来描述一个时序逻辑电路: 输出方程。也就是输出变量和输入变

    2024年02月02日
    浏览(21)
  • 数字电子技术基础-6-时序逻辑电路

    在第五章中,我们学习了基本的SR锁存器(Latch)和各类触发器(Filp Flop),它们赋予了电路存储的功能,该功能是本章时序电路所依赖的东西。 这是一个循序渐进的过程,同学们要把握每一章节的基本思想与核心知识点,把各章节之间的联系捋清楚,从而达到事半功倍的效果。

    2024年02月10日
    浏览(41)
  • 数字电路11-异步计数器

    数字电路11-异步计数器

    1、原理 同步:在CLK到来时判断以往的状态是否需要翻转 异步:判断低位是否有进位来判断是否需要翻转 2、电路-下降沿触发 使用3个 下降沿 触发的T触发器构成异步计数器 CLK 0 的下降沿导致FF 0 翻转,若初始状态为000时,需要翻转两次,Q 0 才会产生下降沿,从而CLK i 的翻转

    2024年02月06日
    浏览(11)
  • 数字电路13-任意进制计数器设计

    数字电路13-任意进制计数器设计

    因为市面上的进制计数器的种类优先,所以需要特定进制时,只能自己在已有产品的基础上构成需要的特定进制。 十进制计数器也是通过4位二进制计数器,去掉多余状态所得 根据十进制计数器,可得M进制计数器的特点,即状态数、脉冲数、末状态 如前面的十进制计数器,

    2024年02月07日
    浏览(14)
  • 任意进制加法计数器电路设计

    任意进制加法计数器电路设计

    目录 一、题目 二、时钟发生电路 1、施密特触发电路 2、单稳态电路 3、多谐振荡电路 三、 N进制计数器 1、M的情形 2、MN的情形 2、1  193实现 2、2 192实现 四、设计的小bug 1、两个bug 2、bug的原因及解决 五、仿真源文件的获取 图一 题目要求         如题,我们要设计三部

    2024年02月09日
    浏览(14)
  • 常用数字电路模块:计数器与分频器(一)

    分频器的原理就是计数,翻转,计数,翻转,所以我们先来了解一下计数器! (1)计数器代码   计数器,顾名思义就是在时钟的节拍下进行计数,一个简单的N位计数器的代码如下所示,这个计数器从0计数到2 N -1(共计数了2 N 个数,也就是N位计数器。例如0,1,2,3,计

    2024年02月16日
    浏览(10)
  • 【30-60s计数器电路设计】数电课设

    【30-60s计数器电路设计】数电课设

    这是徐州工程学院2021年的电子工艺实习课程作业之一,我是20级计嵌专业的学生。电路方面的东西并不是我们的主修课程,所以在完成这项作业的过程中遇到了许多困难( 特别是在查不到样板的情况下 )。网上也找到过一位仁兄的案例,不过并没有详细的电路运行原理和操

    2024年02月08日
    浏览(9)
  • 南京邮电大学电工电子(数电)实验报告——计数器 & 移位寄存器

    南京邮电大学电工电子(数电)实验报告——计数器 & 移位寄存器

    1、掌握计数器的逻辑功能及应用方法 2、掌握任意进制计数器的设计方法 3、掌握数字电路多个输出波形相位关系的正确测试方法 4、了解非均匀周期信号波形的测试方法 设计一个分频比N=5的整数分频电路,观察并记录时钟脉冲和输出波形。 选用cb4cle二进制计数器模块,采用

    2024年02月03日
    浏览(19)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包