锁存器&触发器

这篇具有很好参考价值的文章主要介绍了锁存器&触发器。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

一、锁存器（Latch）：电平敏感1/0，是数字电路中的一种具有记忆功能的逻辑元件

二、触发器（Flip-Flop，FF）：在时钟信号触发时才能动作的储存单元。

2.1 SR触发器：Q*=S+R'Q, SR=0（约束条件）

2.2 JK触发器：Q*=JQ'+K'Q

2.3 T触发器：Q*=TQ'+T'Q

2.4 D触发器：Q*=D

三、触发器与锁存器的相同与区别

输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出

特点：对输入电平敏感，受布线延迟影响较大，输出易产生毛刺

或非门构成的SR锁存器：

q触发器,fpga开发

文章来源地址https://www.toymoban.com/news/detail-803677.html

与非门构成的SR触发器：

q触发器,fpga开发

工作方式：电平触发、边沿触发、脉冲触发

q触发器,fpga开发

JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能。在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。

q触发器,fpga开发

module dff(input clk,
           input d,
           input q);

alwyas@(posedge clk ) begin
  Q<=(J&~K)|(~J&K);
end

endmodule

T触发器是在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的触发器，即当T=0时能保持状态不变，当T=1时一定翻转的电路。

q触发器,fpga开发

module dff(input clk,
           input d,
           input q);

alwyas@(posedge clk ) begin
  Q<=(T&~Q)|(~T&Q);
end

endmodule

q触发器,fpga开发

module dff(input clk,
           input d,
           input q);

alwyas@(posedge clk) begin
  q<=d;
end

endmodule

区别：触发器比锁存器增加了一个触发信号输入端（clk），只有当触发信号到来时，触发器才能按照输入的置0、置1信号置成相应的状态

锁存器优点：面积小、速度快缺点：易产生毛刺，静态时序分析更复杂

触发器优点：边沿触发、同步设计，毛刺影响小，时序分析简单缺点：面积大、数据逻辑复杂

到了这里，关于锁存器&触发器的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

Toy模板网