FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持
1、前言
目前网上的fpga实现udp基本生态如下：
1：verilog编写的udp收发器，但中间的FIFO或者RAM等调用了IP，或者不带ping功能，这样的代码功能正常也能用，但不带ping功能基本就是废物，在实际项目中不会用这样的代码，试想，多机互联，出现了问题，你的网卡都不带ping功能，连基本的问题排查机制都不具备，这样的代码谁敢用？
2：带ping功能的udp收发器，代码优秀也好用，但基本不开源，不会提供源码给你，这样的代码也有不足，那就是出了问题不知道怎么排查，毕竟你没有源码，无可奈何；
3：使用了Xilinx的Tri Mode Ethernet MAC三速网IP实现，这样的代码也很优秀，但还是那个问题，没有源码，且三速网IP需要licence，三速网IP实现了rgmii到gmii再到axis的转换；
4：使用FPGA的GTX资源利用SFP光口实现UDP，通信，这种方案不需要外接网络变压器即可完成；
5：真正意义上的verilog实现的UDP协议栈，真正意义上的verilog实现意思是UDP协议栈全部代码均使用verilog代码，不适用任何IP核，包括FIFO、RAM等，这样的UDP协议栈移植性很强，这样的协议栈在市面上也很少，几乎很难得到，而很设计就是这样的协议栈，呵呵。。。
本设计基于SGMII 接口的使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试，之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构，用户可通过此架构任意创建自己的项目，自由度和开放性极强；基于市面上主流的、支持 SGMII 接口的PHY芯片，本博创建了2套vivado2022.2版本的工程源码，分别如下：
本设计经过反复大量测试稳定可靠，可在项目中直接移植使用，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字通信领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；
给读者的一封信
FPGA作为当今热门行业，入行门槛很高，工资待遇不错，一时间引无数英雄尽折腰，但很多初学者甚至工程师都还有很多误区，现给读者一封信如下：
1、矮要承认挨打站稳
要学FPGA，甚至吃这碗饭，每个人都是从零基础开始的，你对自己有自信，认为你行，就自学；你不自信，就找别人学；和古代拜师学艺是一回事儿；首先思维要符合逻辑；
2、基础问题需要自己解决
最基础的知识，比如：verilog语法、vivado工具使用、模电数电基础常识、电脑使用、计算机基本结构。。。这些基础知识在网上都是免费的，既有文字资料也有视频资料；这些基础知识你一定要具备，因为这是你能获得的性价比最高的东西了，首先它免费；其次它简单，只需要你花时间，不需要花脑子；最后它重要，这是你干FPGA的基础；
3、有了源码等于零
你可能认为，我有了源码就能做项目了，我可以肯定的告诉你，该醒醒了；原子弹的详细原理和原料配方甚至生产工艺流程在网上都是公开的，为啥全世界就那联合国几大流氓能造出来的？同样的，源码给你，你看得懂吗？你知道怎么用吗？看不懂不会用的源码，跟废物有什么区别？你需要的是源码+工程，最完美的是源码+工程+技术支持；有了源码，就有了可开发的底层架构，有了工程就知道源码或者模块怎么使用，有了技术支持就可以根据源码修改开发自己的项目；
4、先学会爬在学会跑
对于初学者，没有资格研究代码，你首先需要做的是对工程进行复现；比如给你一个图像的工程，你首先在自己的开发板上复现这个工程的功能，然后再去阅读理解代码，然后对代码的功能部分做小幅修改，比如改一下接口，增加几个输出接口，比如加一个LED输出；小幅修改后再慢慢增加修改幅度，以符合自己的需求；
5、学FPGA要不求甚解
学FPGA要不求甚解，甚至不需要理解，这句话咋听着有点不符合逻辑呢？对于很多功能性模块而言，你不需要理解它怎么实现的，你只需要知道怎么使用它，比如一个图像缩放模块，这种东西都是很老的知识，以你目前的知识水平，该模块的代码你怎么看也看不懂的，但你只要知道怎么使用它就行了，知道怎么使用，就能做项目，就能在公司呆下去了，原因很简单，老板招你来是干活儿的，不是招你来学习的，那是学校的事儿；如果要等什么都懂了才干活儿，那公司早垮了，学FPGA就是在实践中学习，先上前线去干活，边干边学，在实践中遇到问题，并主动去查资料问大佬理解问题，才是成长最快的，而不是一味的咬文嚼字刨根问底；
免责声明
本工程及其源码即有自己写的一部分，也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)，若大佬们觉得有所冒犯，请私信批评教育；基于此，本工程及其源码仅限于读者或粉丝个人学习和研究，禁止用于商业用途，若由于读者或粉丝自身原因用于商业用途所导致的法律问题，与本博客及博主无关，请谨慎使用。。。
2、相关方案推荐
我这里已有的以太网方案
目前我这里有大量UDP协议的工程源码，包括UDP数据回环，视频传输，AD采集传输等，也有TCP协议的工程，对网络通信有需求的兄弟可以去看看：直接点击前往
本协议栈的 1G-UDP版本
本UDP协议栈支持1G、10G、25G速率，本文介绍的是1G速率在SGMII 接口上的应用，之前写过一篇博客介绍本协议栈1G速率的应用，在1G模式下，基于市面上主流和占有率较高的FPGA器件，创建了11套工程源码，FPGA器件适用于Xilinx和Altera，开发工具适用于Xilinx的vivado和Altera的Quartus，网络PHY芯片支持MII、GMII、RGMII、SGMII等，对千兆网UDP网络通信有需求的兄弟可以去看看：直接点击前往
本协议栈的 10G-UDP版本
本UDP协议栈支持1G、10G、25G速率，本文介绍的是1G速率在SGMII 接口上的应用，之前写过一篇博客介绍本协议栈10G速率的应用，在10G模式下，基于市面上主流和占有率较高的FPGA器件，创建了7套工程源码，FPGA器件适用于Xilinx，开发工具适用于Xilinx的vivado，高速接口资源使用到了GTH、GTY、10G Ethernet PCS/PMA(10GBASE-R/KR)等，对10G UDP网络通信有需求的兄弟可以去看看：
直接点击前往
本协议栈的 25G-UDP版本
本UDP协议栈支持1G、10G、25G速率，本文介绍的是1G速率在SGMII 接口上的应用，之前写过一篇博客介绍本协议栈25G速率的应用，在25G模式下，基于市面上主流和占有率较高的FPGA器件，创建了1套工程源码，FPGA器件适用于Xilinx，开发工具适用于Xilinx的vivado，高速接口资源使用到了GTY，对25G UDP网络通信有需求的兄弟可以去看看：
直接点击前往
1G 千兆网 TCP–>服务器 方案
TCP分为服务器和客户端，两者代码是不一样的，看具体需求，既然本博客介绍的是TCP客户端，那么肯定就有TCP服务器，本来TCP服务器之前一直都有，但一直没有调通，经过两年半的练习调试，总算是调通了；TCP服务器依然是4套工程源码，我另外写了一篇博客介绍TCP服务器，感兴趣的朋友可以去看看：直接点击前往
1G 千兆网 TCP–>客户端 方案
TCP分为服务器和客户端，两者代码是不一样的，看具体需求，既然本博客介绍的是TCP服务器，那么肯定就有TCP客户端，本来TCP客户端之前一直都有，但一直没有调通，经过两年半的练习调试，总算是调通了；TCP客户端依然是4套工程源码，我另外写了一篇博客介绍TCP客户端，感兴趣的朋友可以去看看：直接点击前往
10G 万兆网 TCP–>服务器+客户端 方案
我这里也有10G 万兆网 TCP 方案，该方案有服务器和客户端两套代码，在Xilinx KU和KUP等平台测试通过并很稳定，对10G 万兆网 TCP 方案感兴趣的朋友可以去看看：直接点击前往
3、该UDP协议栈性能
1：纯verilog实现，没有用到任何一个IP核；
2：移植性天花板，该协议栈可在Xilinx、Altera等各大FPGA型号之间任意移植，因为是没有任何IP，源语也有参数可选择；
3：适应性强，目前已在RTL8211、B50610、88E1518等多款phy上成功测试，也可以用GT资源的SFP接口实现10G-UDP协议的以太网通信；支持MII、GMII、RGMII、SGMII等PHY接口；
4：时序收敛很到位；
5：动态ARP功能；
6：不带ping功能；
7：用户接口数据位宽高达64bit；
8：最高支持25G速率，本设计使用1G；
4、详细设计方案
设计架构框图
详细设计方案如下框图：
两块FPGA板卡分别板载 DP83867ISRGZ 和 88E1111 PHY，两款PHY都支持SGMII模式，但88E1111 需要用跳线帽配置才能切换到SGMII模式；共移植了2套vivado2022.2版本的工程源码，数据通路分别如下：
工程1–88E1111 的SGMII数据流：
PC端网络调试助手发送数据给88E1111，输出SGMII接口的数据给到1G/2.5G Ethernet PCS/PMA or SGMII IP核，该IP直接将输入的SGMII数据转换为GMII数据，然后GMII数据送入MAC层，把GMII沿数据转为AXI4-Stream数据流，再经过AXI4-Stream FIFO 缓冲，数据送入UDP协议栈做以太网数据解包，解包后的数据直接回环给UDP协议栈的发送接口进行以太网封装，再经过AXI4-Stream FIFO 缓冲，数据进入MAC层后，将AXI4-Stream数据流转换为GMII流，再把数据送到1G/2.5G Ethernet PCS/PMA or SGMII IP核输出SGMII数据，再把数据送入
88E1111后发送给PC端网络调试助手，此时网络调试助手收到了和刚刚发出去的一模一样的数据；
工程2–DP83867ISRGZ 的SGMII数据流：
PC端网络调试助手发送数据给DP83867ISRGZ，输出SGMII接口的数据给到1G/2.5G Ethernet PCS/PMA or SGMII IP核，该IP直接将输入的SGMII数据转换为GMII数据，然后GMII数据送入MAC层，把GMII沿数据转为AXI4-Stream数据流，再经过AXI4-Stream FIFO 缓冲，数据送入UDP协议栈做以太网数据解包，解包后的数据直接回环给UDP协议栈的发送接口进行以太网封装，再经过AXI4-Stream FIFO 缓冲，数据进入MAC层后，将AXI4-Stream数据流转换为GMII流，再把数据送到1G/2.5G Ethernet PCS/PMA or SGMII IP核输出SGMII数据，再把数据送入
DP83867ISRGZ 后发送给PC端网络调试助手，此时网络调试助手收到了和刚刚发出去的一模一样的数据；
网络调试助手
这只是一个回环测试工具，常用的Win软件，用来测试UDP数据收发；无需多言；
网络PHY
两块FPGA板卡分别板载 DP83867ISRGZ 和 88E1111 PHY，两款PHY都支持SGMII模式，但88E1111 需要用跳线帽配置才能切换到SGMII模式，因为 88E1111 也支持 RGMII 和 GMII 模式；
1G/2.5G Ethernet PCS/PMA or SGMII 使用
工程1和工程2都是用该IP，1G/2.5G Ethernet PCS/PMA or SGMII IP调用和配置如下：
IP主要的配置界面如上图，详细配置界面请参考工程；使用1G速率，对应的GT参考时钟必须为125M，使用SGMII接口，需对接相应的PHY，本设计工程1使用88E1111，工程2使用DP83867ISRGZ，该IP的输入接口为SGMII，输出接口为GMII，也就是说用户接口为GMII，这就为MAC的实现带来了极大地便利；
MAC层
MAC层由verilog代码实现，没有使用任何IP，MAC层主要实现两个功能，已是接口转换，而是数据跨时钟域处理；对于发送而言，由于输入MAC层的数据已经是GMII接口，所以MAC层的设计非常简单，首先将GMII转换为AXI4-Stream，然后将AXI4-Stream数据从MAC层时钟域同步到UDP协议栈时钟域；对于发送而言，首先将AXI4-Stream数据从UDP协议栈时钟域同步到MAC层时钟域，再将AXI4-Stream数据流转换为GMII接口数据；接口转换伴随crc校验；MAC层代码位置如下：
AXI4-Stream FIFO
网络数据经过MAC层以后，输出的是AXI4-Stream数据流，如果直接将数据送入UDP协议栈，有数据冲突的风险，为了降低这种风险，使用纯verilog实现的AXI4-Stream FIFO作为缓冲，在MAC层与UDP协议栈之间建立“桥梁”，MAC层解析出来的例如原MAC地址、目的MAC地址等信息也通过AXI4-Stream FIFO转发；AXI4-Stream FIFO代码位置如下：
UDP协议栈
UDP协议栈的功能就是用verilog硬件描述语言完成标准UDP协议；它由动态ARP层、IP层、UDP层构成，动态ARP层完成ARP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取ARP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成ARP协议的数据帧，作为以太网数据帧的ARP数据段；代码中设置了ARP动态缓存，即arp_cache，收发两端都进行crc校验；
IP层完成IP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取IP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成IP协议的数据帧，作为以太网数据帧的IP数据段；IP层与动态ARP层是数据交互的，模块相互包含，代码架构无法明显划分；
UDP层完成UDP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取UDP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成UDP协议的数据帧，作为以太网数据帧的UDP数据段；IP层与动态ARP层是数据交互的，模块相互包含，代码架构无法明显划分；UDP层会对UDP数据做前后检验；
UDP协议栈架构封装后代码位置如下：
UDP协议栈是直接与用户逻辑数据对接的接口，所以对于FPGAS开发者而言，只要知道了UDP协议栈的数据接口，就能在用户侧编写与之对接的时序来控制数据收发，UDP协议栈的接口时序为AXI4-Stream，时序如下：
发送端时序如下：
__ __ __ __ __ __ __
clk __/ \__/ \__/ \__/ \__/ \__/ \__/ \__
______________ ___________
s_eth_hdr_valid \_________________/
_____
s_eth_hdr_ready ________/ \_____________________________
_____
s_eth_dest_mac XXXXXXXXX_DMAC_XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
_____
s_eth_dest_mac XXXXXXXXX_SMAC_XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
___________ _____ _____
s_eth_payload_axis_tdata XXXXXXXXX_A0________X_A1__X_A2__XXXXXXXXXXXX
_______________________
s_eth_payload_axis_tvalid ________/ \___________
_________________
s_eth_payload_axis_tready ______________/ \___________
_____
s_eth_payload_axis_tlast __________________________/ \___________
s_eth_payload_axis_tuser ____________________________________________
接收端时序与发送端一样；
IP地址修改
FPGA与PC通信而言，FPGA作为UDP服务器，PC作为UDP客户端，需要在FPGA代码里设置MAC、IP等配置信息，这是UDP通信的重要信息，开发者至少需要知道该部分代码的位置，甚至根据自己的需要修改，代码的位置如下：
可以看到，我这里的配置如下：
FPGA开发板MAC地址：02-00-00-00-00-00；
FPGA开发板IP地址：192.168.1.128；
FPGA开发板网关：192.168.1.1；
FPGA开发板子网掩码：255.255.255.0；
那么PC端的IP地址应该设为多少呢？
因为在回环代码里写成了发送的目的IP=接收到的目的IP，所以只需要在PC端设置与192.168.1.128网段一样的IP地址即可，比如我在测试时设置PC端IP地址为：192.168.1.10；如下：
当然，你也可以配置为192.168.1.11、192.168.1.12、192.168.1.100等等；
默认的FPGA开发板和PC端的端口号都是1234；代码的位置如下：
这部分代码位于fpga_core.v；
UDP数据回环
之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意一直修改的UDP协议栈架构，用户可通过此架构任意创建自己的项目，自由度和开放性极强；使用一个纯verilog实现的AXI4-Stream FIFO来做数据回环操作，因为UDP协议栈的用户数据接口正是AXI4-Stream数据流，代码的位置如下：
代码里直接用assign语句将AXI4-Stream FIFO的收发两端连接，如下：
AXI4-Stream FIFO配置为了8192，如果你的FPGA逻辑资源较小，配置为1024就可以了；
这部分代码位于fpga_core.v；
5、工程源码-1-88E1111版本 详解
开发板FPGA型号：Xilinx Kintex 7 XC7K325–xc7k325tffg900-2；
开发环境：Vivado 2022.2；
网络PHY：88E1111，SGMII接口，千兆网；
输入\输出：UDP 网络通信；
测试项：数据回环收发；
工程代码架构如下：
FPGA资源消耗和功耗预估如下；
6、工程源码-2-DP83867ISRGZ版本 详解
开发板FPGA型号：Xilinx Virtex UltraScale+ XCVU9P–xcvu9p-flga2104-2L-e；
开发环境：Vivado 2022.2；
网络PHY：DP83867ISRGZ，SGMII接口，千兆网；
输入\输出：UDP 网络通信；
测试项：数据回环收发；
工程代码架构如下：
FPGA资源消耗和功耗预估如下；
7、工程移植说明
vivado版本不一致处理
1：如果你的vivado版本与本工程vivado版本一致，则直接打开工程；
2：如果你的vivado版本低于本工程vivado版本，则需要打开工程后，点击文件–>另存为；但此方法并不保险，最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本；
3：如果你的vivado版本高于本工程vivado版本，解决如下：
打开工程后会发现IP都被锁住了，如下：
此时需要升级IP，操作如下：
FPGA型号不一致处理
如果你的FPGA型号与我的不一致，则需要更改FPGA型号，操作如下：
更改FPGA型号后还需要升级IP，升级IP的方法前面已经讲述了；
其他注意事项
1：由于每个板子的DDR不一定完全一样，所以MIG IP需要根据你自己的原理图进行配置，甚至可以直接删掉我这里原工程的MIG并重新添加IP，重新配置；
2：根据你自己的原理图修改引脚约束，在xdc文件中修改即可；
3：纯FPGA移植到Zynq需要在工程中添加zynq软核；
8、上板调试验证并演示
准备工作
需要准备以下物品：
1：FPGA开发板；
2：网线；
3：上位机电脑，台式或笔记本；
4：网络调试助手；
以vivado工程1为例进行上板调试；
连接如下，然后上电下载bit：
首先设置电脑端IP如下：
开发板的IP地址在代码中的设置如下，在fpga_core.v里，可以自由修改：
查看ARP
打开cmd，输入 arp -a查看电脑的arp缓存表，如下：
UDP数据回环测试
打开网络调试助手并配置，如下：
单次发送数据测试结果如下：
循环发送数据测试结果如下，1秒时间间隔循环：
文章来源：https://www.toymoban.com/news/detail-813279.html
9、福利：工程代码的获取
福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送， 资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：
UDP 高速协议栈源码文件夹如下：
文章来源地址https://www.toymoban.com/news/detail-813279.html
到了这里，关于FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
