数字电路硬件设计系列(三)之缓启电路设计

这篇具有很好参考价值的文章主要介绍了数字电路硬件设计系列(三)之缓启电路设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

数字电路硬件设计系列(三)之缓启电路设计


1 简介

        在一些大电压、大电流的产品中,上电的瞬间通常会有较大的电流冲击,下图是一款产品上电过程中波形。最大的电流达到14.2A,这种过流有可能损坏电子元器件。

数字电路硬件设计系列(三)之缓启电路设计

电流过充波形

解决上述问题,通常采取的策略是在电源的入口增加缓启动电路,也成为软起动缓启动就是电源缓慢开启,限制电源启动时的浪涌电流。

缓启动电路的目的主要有两个:

  • 延迟单元电源的上电时间;
  • 较小上电的冲击电流。

2 电路说明

        电路的主要组成部分包含了R1、R2、C1、Q1组成,通过简单元器件就可以使用缓启动功能。电源的输出是由PMOS的打开和关闭控制,缓启动的实质就是让PMOS管的打开的时间变得缓慢,此处我们采取的措施是在栅极和源极之间增加一个电容C1,是PMOS的导通时间变得缓慢。导通的时间于R1、R2、C1的参数是强相关的。

数字电路硬件设计系列(三)之缓启电路设计

缓启动电路

 下面就是有、无缓启动时,电压随时间变化的示意图:

数字电路硬件设计系列(三)之缓启电路设计

缓启动对照图

 从图中可以明显的看出,增加缓启动电路后,电压起来的时间周期更改,能避免上电过程中的冲击电流。

部分单板的电源需要外部的使能信号进行控制,可以新增一个三极管进行控制,具体电路

数字电路硬件设计系列(三)之缓启电路设计

带控制缓启电路

 3 原理图分析

 针对电容相关的计算公式

电荷量 = 电容容量 * 电容两端电压:

Q = C * U

电荷量 = 电流 * 时间

Q = I * t

因此:I = (CU)/t

分析:当电容容量越大,电压越高,时间越短,电流就会越大,从而形成冲击电流。

数字电路硬件设计系列(三)之缓启电路设计

缓启动电路

在缓启动电路中,电阻R1、电阻R2和电容C1构成分压式RC时间常数电路,,C1并联在Q1的GS极之间,也就是Vc1=Vgs。当12V电源刚加到单板时,C1未充电,Vgs=0,MOS不导通,电源模块不供电。随后,12V通过R1,R2向C7充电,当C1的电压达到Vth时,MOS开始导通,这一阶段,完成的是延时上电的作用.

4 参数设定

在电路的设计过程中,应该考虑三极管的参数,特别是ID通常裕量至少为30%。此处我们以FQD8P10TM-F085为例,不同温度下允许的电流不同。在25℃时,电流不能超过4.62A;100℃时,电流不能超过2.94A。否则MOS管可能会被烧毁。

数字电路硬件设计系列(三)之缓启电路设计

FQD8P10TM-F085规格书

 5 总结

  • 缓启动的时间常数电路必须确保电容充电完成后其电压不能大于15V,因为一般大功率MOS管的G,S间击穿电压在20V左右,电压过高,会损坏MOS管。
  • 缓启动的延迟时间不能太长

🗡延迟太长,热拔插时,单板接口信号线已连接,而电源仍未上电,会造成接口器件闩锁损坏;

🗡缓启动关键器件MOS管在从截止到导通转换的过程中瞬间功耗是非常大的,如果电容充电过于缓慢,造成边沿时间太长,MOS管将因为功耗过大而损坏。延时一般取几十毫秒。文章来源地址https://www.toymoban.com/news/detail-457554.html

到了这里,关于数字电路硬件设计系列(三)之缓启电路设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十)之RS485电路设计

    RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多

    2024年02月06日
    浏览(57)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(30)
  • 数字电路硬件设计系列(七)之泄放电路设计

    泄放电路就是将一部分能量转换成热或者其它形式能量的电路。 单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。 余电快速泄放电路 ,即 放电电路 ,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载

    2024年02月09日
    浏览(81)
  • 数字电路硬件设计系列(一)之电源入口设计(保险丝+TVS管+防反接电路)

            板载的电源设计通常包含三个部分: 保险丝、TVS管、防反接电路 。关于这三者的顺序,不同人有不同的理解。我的理解:保险丝的应是板载的第一道防护,浪涌可能对防反接电路上的器件造成不可逆的损坏,因此TVS管应该在防反接电路的前端。(如有不同的理解

    2024年02月06日
    浏览(42)
  • 数字电路硬件设计系列(六)之FPGA配置引脚的设计

    不同的FPGA种类,配置的方式可能有稍许的差别。此处我们主要以7系列中 XC7A200TFBG676 为例,讲解FPGA的主要配置引脚。 工具制程工艺的不同,FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下,有不同的产品,详细将下: 在FPGA的设计过程中,将FPGA的IO口划分为不同的BANK,常见

    2024年02月06日
    浏览(32)
  • 数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

    AT89C51/C52是指两个系列的产品,具体包含 AT89C51、AT89C52 ,但是最小系统的组成基本上相差不大。最小系统通常包括: 电源 、 复位 、 时钟 、 程序下载 。 讲解内容以 AT89C52 为例,对 AT89C52 最小系统进行详细讲解。 与STM32不同,AT89C52不仅可以3.3V供电,还能使用5V进行供电。通

    2024年02月11日
    浏览(28)
  • 硬件电路设计原理图设计

    叶倾城-硬件原创的个人空间_哔哩哔哩_Bilibili 硬件电路设计原理图设计第二季-1-40课已更新完成啦!!! 第三季硬件电路设计原理图设计敬请期待!感谢大家的支持! 第01课------硬件实战-硬件电路设计的方法和技巧 第02课------千兆(十兆、百兆、千兆自适应)以太网电路设计

    2023年04月15日
    浏览(26)
  • 27-硬件设计-TYPE-C电路设计

    由于USB2.0的数据率最高只有480Mbps, 可以不考虑信号走线的阻抗连续性,USB2.0的D+/-信号可以不被MUX控制而直接从主控芯片走线,然后一分二连接至USB Type-C插座的两组D+/-管脚上。 但USB3.0或者USB3.1的数据率高达5Gbps或者10Gbps,如果信号线还是被简单地一分二的话,不连续的信号线

    2024年01月19日
    浏览(30)
  • 硬件设计--stm32自动下载电路设计

    1、Stm32 一键下载电路详解 2、启动模式,BOOT0和BOOT1详解 3、STM32自动ISP电路设计 4、STM32 USB接口 一键下载电路详解与过程分析 参考博客:FlyMcu - 用于STM32芯片ISP串口程序一键下载的免费软件 下面是stm32自动下载电路原理图。 正常使用下BOOT1引脚需要接地(不需要debug调试),也就

    2024年02月16日
    浏览(32)
  • 硬件电路设计----DC-DC电路

    文章目录 一、 概念及特点 二、分类 三、设计技巧及主要技术参数选用要求 四、器件选型一般原则 五、 外围器件选择的要求 六 、PCB设计要求 大家好,我是致力于在硬件设计创出一片天地的新手小白:陌白 电子产品中,总是可见DC-DC的身影,今天分享DC-DC的相关知识点。

    2024年02月09日
    浏览(23)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包