数字电路硬件设计系列(十)之RS485电路设计

这篇具有很好参考价值的文章主要介绍了数字电路硬件设计系列(十)之RS485电路设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

推荐查看原文:硬件电路设计之RS485电路设计RS485是一种半双工通信,RS485最多支持32个节点,传输距离远,最远可达1219m,接收灵敏度高(200mV),最高的传输速率高达10Mbps。在多站点、远距离通信等领域得到了广泛应用。https://mp.weixin.qq.com/s/7Yz024HKwfbMPdpRiT4YFg

1 简介

RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多站、远距离通信等多种工控环境中获得了广泛应用。

数字电路硬件设计系列(十)之RS485电路设计

 RS485的电平标准如下:

电平逻辑 逻辑1 逻辑0
RS485 +(2~6)V -(2~6)V

当接收端 AB间的电压差:

  • 大于+200mv:高电平1。
  • 小于-200mv:低电平0。

注意:其中逻辑1为B>A的状态,定义逻辑0为A>B的状态,AB之间的电压差的绝对值不小于200mv

2 免费获取资料方式

参考设计获取方式:关注下面公众号,回复:RS485即可。

数字电路硬件设计系列(十)之RS485电路设计

3 硬件电路设计

        此处我们以SN65HVD72DR为例:

数字电路硬件设计系列(十)之RS485电路设计

  •  终端匹配电阻为一般为120Ω,此处为130Ω(具体阻值大小与应用场景有关,不清楚可直接按照120欧姆设计)
  • B总线下拉至GND,A总线上拉至3.3V,是为了防止|A-B|≥200mV
  • DE与RE的功能:
    • RE为低时,接受使能。
    • DE为高时,发送使能。

数字电路硬件设计系列(十)之RS485电路设计

4 自动收发电路

        鉴于切换接受和发送两种状态比较繁琐,此处介绍一种自动控制接收和发送的电路,具体电路如下:

数字电路硬件设计系列(十)之RS485电路设计文章来源地址https://www.toymoban.com/news/detail-458541.html

  •  接收:TX为高电平,三极管导通,RE为低电平使能,RO收数据有效,MAX485为接收态。
  • 发送:发送数据1时,TX为高电平时,三极管导通,DE为低电平,此时收发器处于接收状态,驱动器就变成了高阻态,也就是发送端与A\B断开了,此时A\B之间的电压就取决于A\B的上下拉电阻了,A为高电平、B为低电平,也就成为了逻辑1了。

到了这里,关于数字电路硬件设计系列(十)之RS485电路设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十八)之eMMC电路设计

    eMMC(Embedded Multi Media Card) 是 嵌入式多媒体卡 的简称,主要是针对只能手机和平板电脑特点二设计的。它的实质是在 NAND Flash的基础上增加了一个控制器,并预留了一个标准接口 。 参考设计获取方式:关注下面公众号,回复:eMMC即可。 eMMC颗粒的PIN脚主要分为三组:电源引脚、

    2024年02月10日
    浏览(39)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(30)
  • 数字电路硬件设计系列(七)之泄放电路设计

    泄放电路就是将一部分能量转换成热或者其它形式能量的电路。 单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。 余电快速泄放电路 ,即 放电电路 ,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载

    2024年02月09日
    浏览(80)
  • 数字电路硬件设计系列(一)之电源入口设计(保险丝+TVS管+防反接电路)

            板载的电源设计通常包含三个部分: 保险丝、TVS管、防反接电路 。关于这三者的顺序,不同人有不同的理解。我的理解:保险丝的应是板载的第一道防护,浪涌可能对防反接电路上的器件造成不可逆的损坏,因此TVS管应该在防反接电路的前端。(如有不同的理解

    2024年02月06日
    浏览(42)
  • 数字电路硬件设计系列(六)之FPGA配置引脚的设计

    不同的FPGA种类,配置的方式可能有稍许的差别。此处我们主要以7系列中 XC7A200TFBG676 为例,讲解FPGA的主要配置引脚。 工具制程工艺的不同,FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下,有不同的产品,详细将下: 在FPGA的设计过程中,将FPGA的IO口划分为不同的BANK,常见

    2024年02月06日
    浏览(32)
  • 数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

    AT89C51/C52是指两个系列的产品,具体包含 AT89C51、AT89C52 ,但是最小系统的组成基本上相差不大。最小系统通常包括: 电源 、 复位 、 时钟 、 程序下载 。 讲解内容以 AT89C52 为例,对 AT89C52 最小系统进行详细讲解。 与STM32不同,AT89C52不仅可以3.3V供电,还能使用5V进行供电。通

    2024年02月11日
    浏览(28)
  • 硬件电路设计原理图设计

    叶倾城-硬件原创的个人空间_哔哩哔哩_Bilibili 硬件电路设计原理图设计第二季-1-40课已更新完成啦!!! 第三季硬件电路设计原理图设计敬请期待!感谢大家的支持! 第01课------硬件实战-硬件电路设计的方法和技巧 第02课------千兆(十兆、百兆、千兆自适应)以太网电路设计

    2023年04月15日
    浏览(26)
  • 超详细的RS232/RS485电路设计

    目录 1  UART介绍 1.1 UART特点及问题 1.2 UART协议 2  RS232、RS485基本概念 3  RS232、RS485接口标准 3.1 RS232接口标准及特点 3.1.1 RS232的接口标准 3.1.2 RS232的接口特点 3.2 RS485接口标准及特点 3.2.1 RS485的接口标准 3.2.2 RS485的接口特点 4  RS232、RS485原理图设计 4.1 SIT3232E-RS232收发器应用 4.

    2023年04月22日
    浏览(27)
  • RS485电路及程序设计

    一、电路原理图 图中 A、B 总线接口,用于连接 485 总线。RO 是接收输出端,DI 是发送数据收入端,RE是接收使能信号(低电平有效),DE 是发送使能信号(高电平有效)。RE DE接在一起就是高电平发送 低电平接收。 标题二、程序设计 在实现串口通信的基础上加入收发使能控

    2024年01月17日
    浏览(18)
  • 27-硬件设计-TYPE-C电路设计

    由于USB2.0的数据率最高只有480Mbps, 可以不考虑信号走线的阻抗连续性,USB2.0的D+/-信号可以不被MUX控制而直接从主控芯片走线,然后一分二连接至USB Type-C插座的两组D+/-管脚上。 但USB3.0或者USB3.1的数据率高达5Gbps或者10Gbps,如果信号线还是被简单地一分二的话,不连续的信号线

    2024年01月19日
    浏览(30)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包